Biestable

Erro al crear miniatura:

Biestable

Erro al crear miniatura:

R1, R2 = 1 kΩ
R3, R4 = 10 kΩ

En electrònica, biestable, flip-flop o latch és un circuit multivibrador, que té dos estats estables i pot almagasenar energia. Es pot fer que canvie d'estat per mig de senyals aplicades a una o més centres de control i té una o huit eixides. És l'element d'almagasenament bàsic en llògica seqüencial. Estos circuits biestables són components fonamentals d'eixos sistemes electrònics digitals com les memòries de les computadores, dispositius de comunicació digital i molts atres tipos de sistemes.

Els circuits biestables tenen la capacitat de permanéixer en un de dos estats possibles durant un temps indefinit en absència de destorbament. El pas d'un estat a un atre es realisa variant les seues entrades. Depenent del tipo de dites entrades els biestables es dividixen en:

• Asíncronos: solament tenen entrades de control. El més amprat és el biestable RS.
• Síncronos: ademés de les entrades de control posseïx una entrada de sincronisme o de rellonge.

Si les entrades de control depenen de la de sincronisme es denominen síncronas i en cas contrari asíncronas. Per lo general, les entrades de control asíncronas prevalen sobre les síncronas.

L'entrada de sincronisme pot ser activada per nivell (alt o baix) o per flanc (de pujada o de baixada). Dins dels biestables síncronos activats per nivell estan els tipos RS i D, i dins dels actius per flancs els tipos JK, T i D.

Els biestables síncronos actius per flanc (flip-flop) es varen crear per a eliminar les deficiències dels latchs (biestables asíncronos o sincronisats per nivell).

Biestable RS

Descripció

Erro al crear miniatura:

Cronograma del biestable RS.

Dispositiu d'almagasenament temporal de 2 estats (alt i baix), les entrades principals del qual permeten en ser activades:

• R: el borrat (reset en anglés), posada a 0 o nivell baix de l'eixida.
• S: el gravat (set en anglés), posada a 1 o nivell alt de l'eixida

Si no s'activa cap de les entrades, el biestable permaneix en l'estat que posseïa despuix de l'última operació de borrat o gravat. En cap cas deurien activar-se abdós entrades al mateix temps, ya que açò provoca que les eixides directa (Q) i negada (Q') queden en el mateix valor: a baix, si el flip-flop està construït en portes NOR, o alt, si està construït en portes NAND. Açò comporta dos inconvenients. Per un costat, està en contradicció en el requisit implícit que es demana, a saber, que Q siga la negació de Q'. Per l'atre, si es desactiven abdós entrades, es produïx una condició de carrera lo que pot provocar oscilacions inestables a l'eixida, o be terminar anant cap a algun dels estats estables pero sense possibilitat de predir-ho (condició que es coneix com metaestabilitat). Per això, en les taules de veres, l'activació d'abdós entrades es contempla com a cas no desijat (N. D.).

Biestable RS (Set Reset) asíncrono

Solament posseïx les entrades R i S. Es compon internament de dos portes llògiques NOR o NAND, segons es mostra en la següent figura:

Erro al crear miniatura:

Biestables RS Asíncronos en comportes NOR i NAND

Biestable RS (Set Reset) síncrono

Ademés de les entrades R i S, posseïx una entrada C de sincronisme la funció del qual és permetre o no el canvi d'estat del biestable.

En la següent figura es mostra un eixemple d'un biestable síncrono a partir d'una asíncrona, junt en el seu esquema normalisat:

Erro al crear miniatura:

La seua taula de veres és la següent:

Taula de veres biestable RS

C	R	S	Q (NOR)
0	X	X	q
1	0	0	q
1	0	1	1
1	1	0	0
1	1	1	N. D.
X=no importa

Biestable D (Data o Delay)

Erro al crear miniatura:

El flip-flop D resulta molt útil quan es necessita almagasenar un únic bit de senyes (1 o 0). Si s'afig un inversor a un flip-flop S-R obtenim un flip-flop D bàsic. El funcionament d'un dispositiu activat pel flanc negatiu és, per supost, idèntic, excepto que el dispar té lloc en el flanc de baixada del pols del rellonge. Recorde que Q seguix a D en cada flanc del pols de rellonge.

Per a això, el dispositiu d'almagasenament temporal és de dos estats (alt i baix), l'eixida del qual adquirix el valor de l'entrada D quan s'activa l'entrada de sincronisme, C. En funció del modo d'activació de dita entrada de sincronisme, existixen dos tipos:

• Actiu per nivell (alt o baix), també denominat registre o passador (latch en anglés).
• Actiu per flanc (de pujada o de baixada).

l'equació característica del biestable D que descriu el seu comportament és:

$Q_{\mathrm{s}\mathrm{i}\mathrm{g}\mathrm{u}\mathrm{i}\mathrm{e}\mathrm{n}\mathrm{t}\mathrm{e}}=D$

i el seu taula de veres:

D	Q	Qsegüent
0	X	0
1	X	1
X=no importa

Esta bàscula pot vore's com una primitiva llínea de retardo o una retenció d'orde zero (zero order hold en anglés), ya que les senyes que s'introduïxen, s'obtenen en l'eixida un cicle de rellonge despuix. Esta característica és aprofitada per a sintetisar funcions de processament digital de senyals (DSP en anglés) per mig de la Transformada Z.

Eixemple: 74LS74

Vore també

• Astable
• Latch
• Metaestabilidad
• Microprocessador
• Multivibrador
• Monoestable
• Biaix de rellonge
• Condició de carrera