RISC-V
RISC-V (pronunciat risk-five) és una arquitectura de conjunt d'instruccions (ISA) d'hardware lliure basada en un disseny de tipo RISC (computació en un conjunt d'instruccions reduïdes).
A diferència de la majoria dels conjunts d'instruccions, el de RISC-V és lliure i obert i es pot usar sense regalías per a qualsevol propòsit, lo que permet que qualsevol dissenye, fabrique i embena chips i software de RISC-V. Si ben no és la primera ISA d'arquitectura oberta, és significativa perque està dissenyada per a ser útil en una àmplia gama de dispositius. El conjunt d'instruccions també té un cos substancial de software de soport, que evita una debilitat habitual dels nous conjunts d'instruccions.
El proyecte va començar en 2010 en l'Universitat de Califòrnia en Berkeley, pero molts colaboradors són voluntaris i treballadors de l'indústria fòra de l'universitat.
El conjunt d'instruccions s'ha dissenyat pensant en implementacions menudes, ràpides i de baix consum per al món real, pero sense una sobre-ingenieria excessiva que buscara una microarquitectura concreta.[1][2]
En maig de 2017, estava tancada la versió 2.2 del conjunt d'instruccions del espai d'usuari. El conjunt d'instruccions privilegiades estava disponible com a borrador en la versió 1.10.
Importància
[editar | editar còdic]Els autors de RISC-V pretenen proporcionar varis dissenys d'CPU disponibles lliurement baix les llicències BSD, que permeten que els treballs derivats, com els dissenys de chips RISC-V, siguen oberts i gratuïts, de la mateixa manera que RISC-V, o tancats i de propietat exclusiva.
Pel contrari, els proveïdors de chips comercials com ARM Holdings i MIPS Technologies cobren tarifes de llicència substancials per l'us dels seus palesos.[3][4] També requerixen acorts de no divulgació abans de publicar documents que descriuen les ventages dels seus dissenys i el conjunt d'instruccions. El secret impedix l'auditoria de seguritat.cita requerida
El desenroll d'una CPU requerix experiència en disseny en vàries especialitats: llògica digital electrònica, compiladors i sistemes operatius. És rar trobar açò fòra d'un equip d'ingenieria professional. El resultat és que els conjunts moderns d'instrucció en computadora d'alta calitat per a fins generals no han estat àmpliament disponibles en cap lloc, ni tan sols explicats, llevat en entorns acadèmics. Per açò, molts colaboradors de RISC-V ho veuen com un esforç comunitari unificat. Esta necessitat d'una gran base de contribuents és part de la raó per la qual RISC-V es va dissenyar per a adaptar-se a tants usos.
Els autors de RISC-V també tenen una important investigació i experiència d'usuari que validen els seus dissenys en silici i simulació. El RISC-V ISA és un desenroll directe d'una série de proyectes acadèmics de disseny de computadores. Es va originar en part per a ajudar a tals proyectes.
Història
[editar | editar còdic]Predecessors
[editar | editar còdic]El terme RISC data d'al voltant de 1980. Abans d'açò, existia cert coneiximent de que les computadores més simples podrien ser efectives, pero els principis de disseny no estaven àmpliament descrits. Les computadores simples i efectives sempre han segut d'interés acadèmic.
Els acadèmics varen crear el conjunt d'instruccions RISC DLX per a la primera edició d'Arquitectura de Computadora: Un Enfocament Quantitatiu en 1990. David Patterson va ser un autor, i després va assistir a RISC-V. DLX era per a us educatiu. Acadèmics i aficionats ho varen implementar utilisant apanys de portes programables en camp (FPGA). No va ser un èxit comercial.
Les CPU ARM, versions 2 i anteriors, tenien un conjunt d'instruccions de domini públic, i encara és compatible en la Colecció de compiladors GNU (GCC), un popular compilador de software lliure. Existixen tres núcleus de còdic obert per a esta ISA, pero no s'han fabricat.
OpenRISC és una ISA de còdic obert basada en DLX, en dissenys RISC associats. És totalment compatible en implementacions GCC i Linux. No obstant, té poques implementacions comercials.
Fundació
[editar | editar còdic]Krste Asanović en l'Universitat de Califòrnia, Berkeley, va trobar molts usos per a un sistema informàtic de còdic obert. En 2010, va decidir desenrollar i publicar un en un "proyecte curt de tres mesos durant l'estiu" en varis dels seus estudiants de postgrau. El pla era ajudar tant als usuaris acadèmics com als industrials. David Patterson en Berkeley també va ajudar en l'esforç. Originalment va identificar les propietats de Berkeley RISC , i RISC-V és una de les seues llargues séries de proyectes d'investigació cooperativa RISC. basats en RISC en l'Universitat de Califòrnia, Berkeley (RISC -I i RISC-II publicats en 1981 per Patterson, qui es referix[5]a l'arquitectura SOAR[6] de 1984 com "RISC-III" i a l'arquitectura SPUR[7] de 1988 com "RISC-IV"). En esta etapa, els estudiants varen proporcionar software inicial, simulacions i dissenys de CPU. Els primers fondos de finançació varen ser proporcionats per DARPA.
Una llista parcial d'organisacions que recolzen la Fundació RISC-V inclou: AMD, Vages Technology, BAE Systems , Berkeley Architecture Research, Bluespec, Inc. , Cortus , Google , GreenWaves Technologies, Hewlett Packard Enterprise, Huawei, IBM, Imperes Software, Institut de Tecnologia de Computació (ICT) Acadèmia Chinenca de les Ciències, IIT-Madras, Lattice Semiconductor, Mellanox Technologies, Microsemi, Micron Technologies, Nvidia, NXP, Oracle, Qualcomm, Rambus Cryptography Research, Western Digital, SiFive i Raspberry Pi Foundation.[8][9][10][11]
Premis
[editar | editar còdic]- 2017: Premi a l'elecció de l'analiste de The Linley Group a la millor tecnologia (per al conjunt d'instruccions)[12]
Vore també
[editar | editar còdic]Referències
[editar | editar còdic]- ↑ «com/ucb-bar/riscv-sodor ucb-bar/riscv-sodor». GitHub Inc.. Regents of the University of Califòrnia. Consultat el 12 de febrer de 2015.
- ↑ «eecs. berkeley. edu/cs152/sp14/handouts/lab3. pdf CS 152 Laboratory Exercise 3». UC Berkeley. Regents of the University of Califòrnia. Consultat el 12 de febrer de 2015.
- ↑ «archive. org/web/20221024004658/https://semiaccurate. com/2013/08/07/a-long-look-at-how-arm-licenses-chips/ A long look at how ARM licenses chips: Part 1». SemiAccurate. Archivat des d'el com/2013/08/07/a-long-look-at-how-arm-licenses-chips/ original, el 24 d'octubre de 2022. Consultat el 11 de giner de 2019.
- ↑ «archive. org/web/20221025025814/https://semiaccurate. com/2013/08/08/how-arm-licenses-its-ip-for-production/ How ARM licenses its IP for production: Part 2». SemiAccurate. Archivat des d'el com/2013/08/08/how-arm-licenses-its-ip-for-production/ original, el 25 d'octubre de 2022. Consultat el 11 de giner de 2019.
- ↑ Chen. «eecs. berkeley. edu/pubs/techrpts/2016/eecs-2016-6. html RISC-VPlantilla:Sic».
- ↑ Samples, Alan Dain (1985). «eecs. berkeley. edu/pubs/techrpts/1985/5940. html SOAR Architecture».
- ↑ Hill, Mark Donald; David Patterson, Susan J. Eggers, James Richard Larus, George S. Taylor, Glenn D. Adams, Bidyut Kumar Bose, Garth A. Gibson, Paul Mark Hansen, John Keller, Shing I. Kong, Corinna Grace Lee, Daebum Lee, J. M. Pendleton, Scott Allen Ritchie, David A. Wood, Benjamin G. Zorn, Paul N. Hilfinger, D. A. Hodges, Randy H. Katz, and John K. Ousterhout. «eecs. berkeley. edu/pubs/techrpts/1985/6083. html SPUR: A VLSI Multiprocessor Workstation».
- ↑ «wired. com/story/computings-nobel-prize-winners-paved-the-way-to-smartphone-chips/ Turing Prize Winners Paved Way to Smartphone Chips». Wired. com.
- ↑ «archive. org/web/20190128155312/http://andestech. com/product. php? cls=2 AndeStar Architecture». Vages Technology. Archivat des d'el andestech. com/product. php? cls=2 original, el 28 de giner de 2019. Consultat el 11 de giner de 2019. «Vages is a founding member of the RISC-V Foundation.»
- ↑ «eetimes. com/document. asp? doc_aneu=1328561&page_number=1 Google, Oracle and HP Join RISC-V». EE Claves. UBM. Consultat el 11 de febrer de 2016.
- ↑ «archive. org/web/20190924145625/https://riscv. org/members-at-a-glance/ Members at a Glance». riscv. org. Archivat des d'el org/members-at-a-glance/ original, el 24 de setembre de 2019. Consultat el 2 de giner de 2018.
- ↑ «com/press_detail. php? The-Linley-Group-Announces-Winners-of-Annual-Analysts-Choice-Awards-85 The Linley Group Announces Winners of Annual Analysts' Choice Awards», The Linley Group.
{{listaref|2|refs=
<ref name="iitmadrasospp">
Bibliografia
[editar | editar còdic]- «org/technical/specifications/ Especificacions de l'arquitectura RISC-V».
- «eecs. berkeley. edu/pubs/techrpts/2016/eecs-2016-118. pdf Manual del joc d'Instruccions RISC-V». RISC-V International.
- «eecs. berkeley. edu/pubs/techrpts/2014/eecs-2014-146. html Conjunts d'instrucció Tindrien que Ser Lliures: El Cas Per a RISC-V».
- «org/wp-content/uploads/2015/11/riscv-compressed-spec-v1.9. pdf The RISC-V Compressed Instruction Set Manual Version 1.9 (draft)».
- Patterson, David (2018). com/espanol/ Guia Pràctica de RISC-V: L'Atles d'una Arquitectura Oberta, pp. 215. ISBN 978-0-9992491-2-3.
- Este artícul conté una traducció derivada de «RISC-V» de Wikipedia en castellà publicada baix la Llicència de documentació lliure de GNU i la Llicència Creative Commons Reconeiximent-CompartirIgual 4.0 Internacional.